Qwen3.5 के भीतर RISC-V CPU
मूल शीर्षक: Qwenputer: A functioning, deterministic RISC-V CPU inside Qwen3.5
यह क्यों महत्वपूर्ण है
यह प्रयोग दिखाता है कि LLM weights में deterministic compute सीधे embed हो सकता है, जो AI monitoring और सुरक्षा के नए रास्ते खोलता है।
Divyansh Agrawal ने Qwen 3.5 4B मॉडल में RISC-V CPU एम्बेड किया, जो Gated DeltaNet लेयर्स को RAM के रूप में उपयोग करता है। यह CPU बिना किसी बाहरी tool के arithmetic, C और MicroPython कोड चला सकता है।
Divyansh Agrawal का प्रयोगात्मक प्रोजेक्ट 'Qwenputer' एक stock Qwen 3.5 4B मॉडल है जिसमें RISC-V CPU सीधे weights में compile किया गया है। यह CPU मॉडल के अपने Gated DeltaNet (GDN) attention लेयर्स को RAM के रूप में इस्तेमाल करता है — कोई plugin नहीं, कोई sandbox नहीं, कोई बाहरी runtime नहीं।
Qwen 3.5 में हर 4 में से 3 attention लेयर्स GDN का उपयोग करती हैं। Agrawal ने पाया कि gate को 1, write strength (beta) को 1 और one-hot key encoding सेट करने पर, GDN state एक सटीक addressable RAM की तरह काम करती है — जहाँ प्रत्येक write एक row को overwrite करता है और प्रत्येक query उसे वापस पढ़ता है। इस तरह registers, memory और program counter सभी GDN rows में संग्रहीत होते हैं।
इसका फायदा यह है कि GDN head की state का आकार conversation लंबी होने पर भी नहीं बढ़ता, जबकि सामान्य attention का KV cache बढ़ता जाता है। Schlag et al. (2021) ने delta rule को associative memory के रूप में पहले दिखाया था, लेकिन Agrawal का दावा है कि इसे production मॉडल में इतनी सटीकता से लागू करना और पूरा CPU चलाना नया है।
Qwenputer को Hugging Face, ModelScope से डाउनलोड किया जा सकता है और कोड GitHub पर उपलब्ध है।